synthesis stage中文是什么意思

发音:

中文翻译
造句

合成期

synthesis n. (pl. -ses ) 综合，【化学】合成；【逻辑 ...
stage n. 1.讲台；舞台；戏院，剧场；〔the stage〕 ...
for synthesis 合成用
synthesis n. (pl. -ses ) 综合，【化学】合成；【逻辑学】综合(法)；【语言学】综合(性)；语词的合成；【医学】接合；【物理学】合成综合。
a stage a阶树脂
a-stage 初期状态
at this stage 现阶段; 眼下, 暂时
by stage 分批分期
in the stage 在某一阶段(时期)
on the stage 当演员; 在舞台上
stage n. 1.讲台；舞台；戏院，剧场；〔the stage〕戏剧，戏剧艺术；戏剧文学；〔the stage〕戏剧业；剧坛。 2.(活动)舞台；活动范围(场所)；注意中心。 3.(显微镜的)镜台。 4.(发展的)阶段，时期，程度，步骤。 5.【电影】室内摄影场。 6.(建筑用的)脚手架；栈桥，浮码头，趸船。 7.站，驿站；一站路的行程；驿马车，公共马车[汽车]。 8.【地质学；地理学】(地层的)阶，段，程；(地文的)期。 9.浮码头，趸船 (＝landing stage)。 a stage hog 〔美国〕爱到舞台正面去表现自己的演员。 stage attitude 表演(艺术)。 stage presentation 上演，上场。 in the early stages 在初期。 the larval stage 幼虫期。 The proposal has not yet passed the discussion stage. 这个提案还没有通过讨论阶段。 The disease now occupies the centre of the medical stage. 这种病现在是医学界的注意中心。 at the stage of being 暂时，在目前。 be on the stage 过演员生活。 bring on [to] the stage 上演(戏剧)；扮演。 come on [upon] the stage 上舞台，进入社会(活动)。 go on the stage 做演员。 hold the stage 继续上演；引人注目。 put on the stage 上演，扮演。 quit the stage 退出舞台；辞职，退出…界。 take to the stage 做演员。 travel by long [easy, short] stages 匆匆[从容]旅行；赶着[拖拖拉拉地]做。 vt. 1.演出，搬上舞台，上演。 2.〔美国〕筹办，举行，发起(某事)。 vi. 1.坐公共马车旅行。 2.(剧本)适于上演，上舞台。 stage a comeback 〔美国〕卷土重来，恢复原有地位；再度走红，复辟；(花)重开。 This play stages only one woman character among the armymen. 这出戏只有一个女角色在男性军人之中。 Teachers of the Arts College are going to stage an exhibition. 艺术学院的教师们在筹划着要举办一个展览。 stage a meet 〔美国〕举行比赛。
the stage of 八人忍地
abiotic synthesis 非生物合成
active synthesis 有源综合
additive synthesis 附加合成
admittance synthesis 导纳综合
alfene synthesis 铝烯合成法
alfol synthesis 铝醇合成法
alternative synthesis 别种合成法
amidine synthesis 脒合成
ammonia synthesis 氨的合成; 氨合成法; 合成氨
analog synthesis 模拟综合
analysis and synthesis 分析和综合; 分析与综合
analysis by synthesis 综合分析
anodic synthesis 阳极合成

"查查词典"手机版

千万人都在用的超大词汇词典翻译APP

例句与用法

At the logic synthesis stage , we make some research on the principles of logic synthesis at first , then by utilizing tsmc0 . 25um process , choosing the worst case that the workable temperature can be high to 125 degrees centigrade and the supply voltage is as low as 2 . 25v , and introducing the wireload library for effectively simulating delay and power consumption of wire connection , and taking the same clocks as in simulation , the critical path is 15 . 3ns and the chip area is 0 . 395mm2
在进行逻辑综合时首先对逻辑综合的原理作了一定的了解，然后利用tsmc的0 . 25 m的工艺库，工作电压为2 . 25v ，工作温度最高可达到125摄氏度的最坏情况下，进行逻辑综合时引入了wireload库以便有效的模拟连线所引起的延迟及功耗，采用与模拟时相同的时钟，关键路径为15 . 3ns ，芯片面积为0 . 395mm ~ 2 。